De SDR heeft een oscillatorfrequentie nodig die vier keer zo groot is als de frequentie van het ingangssignaal, zodat het met de juiste faseverschillen door vier gedeeld kan worden. Om signalen tot 30 MHz te kunnen ontvangen, moet de oscillatorfrequentie dus tot 120 MHz kunnen gaan. In moderne hoogfrequentontwerpen wordt vaak een DDS-oscillator gebruikt, maar voor frequenties tot 120 MHz worden voor een DDS het stroomverbruik en de kosten hoog en blijft de oscillator moeilijk beheersbaar. Daarom is hier gekozen voor een programmeerbare klokgenerator met interne PLL. Veel Elektuur-lezers zullen de CY27EE16 al kennen uit het maartnummer van 2005. Deze oscillator is eigenlijk ontworpen voor gebruik in digitale schakelingen, maar heeft ook in hoogfrequentschakelingen al vaak zijn nut bewezen. Hij bereikt wel niet de frequentieresolutie van een DDS-oscillator, maar de fasestabiliteit van het uitgangssignaal is van vergelijkbare kwaliteit. Het bescheiden stroomverbruik is in deze toepassing belangrijk, omdat we niet te veel stroom uit de USB-poort mogen trekken.
De chip wordt geprogrammeerd via de lijnen SCL en SDA van de I2C-bus. Intern werkt de VCO met een frequentie van 100...400 MHz. De VCO wordt gestabiliseerd met behulp van een PLL en een 10-MHz-kristal. Via delers bereikt het uitgangssignaal de uitgangen. Er is hier gekozen voor de uitgang Clock5. Op die aansluiting is een kloksignaal beschikbaar tussen 600 kHz en 120 MHz dat voor verdere verwerking naar de delers van het type 74AC74 gaat.
De mixer maakt gebruik van een dubbele mengtrap die bestaat uit in totaal vier analoge schakelaars van het type HC4066. Deze worden aangestuurd met twee in fase verschoven oscillatorsignalen die door de delers 74HC74 worden gemaakt. Als de programmeerbare klokgenerator bijvoorbeeld 24 MHz opwekt, dan wordt de mengtrap aangestuurd met 6 MHz. De ontvanger verwerkt dan een bereik van ±24 kHz rondom de middenfrequentie van 6 MHz.
Heel belangrijk is de faseverschuiving van exact 90 graden tussen de beide kloksignalen. Afwijkingen daarin veroorzaken een slechtere onderdrukking van spiegelfrequenties. Wanneer als analoge schakelaars geïntegreerde switches zoals de 74HC4053 of de 74HC4052, gebruikt worden, dan ontstaan er fasefouten vanwege de doorlooptijden van de interne logica. Bij elke ontvangstfrequentie hebben die weer een ander effect. Bij de hier gekozen oplossing met vier simpele schakelaars van het type HC4066 treden zulke effecten niet op, omdat alle vier de fasen op dezelfde manier behandeld worden. Omdat de deler 74AC74 als synchrone deler geschakeld is, zijn ook daarvan geen fasefouten te verwachten. De ontvanger blijkt dan ook een gelijke spiegelfrequentie-onderdrukking van ca. 40 dB te hebben voor alle frequenties tot 15 MHz. Vanaf ongeveer 20 MHz neemt de spiegelfrequentieonderdrukking merkbaar af, maar omdat in dat frequentiegebied de zenders niet zo dicht bij elkaar liggen, valt daar goed mee te leven.
